為什麼手動導出網表都要改文件

① 為什麼我的廣聯達計價軟體導出到已有的excel文件中後，文件都會被破壞了，打開後格式都亂了

可能是軟體導出為excel文件時版本不對。
方法：
你將已有的excel文件改名，或移到一個新文件夾，然後再用計價軟體導出功能試試。

② cadence 導出網表到Allegro問題，怎麼解決，新手使用cadence

#1 ERROR(24) File not found
Packager files not found 一個錯誤是沒找到指定網表。你網表的路徑指定在你原理圖輸出的一個文件夾***/allegro的文件夾，而且網表確定已經輸出。

③ 生成網表時出錯，求助

生成錯誤的時候，他會生成一個log文件；你直接打開這個文件；裡面就有你什麼地方錯了；然後到對應地方修改就好；或者復制出來，我幫你看；

④ Orcad導出網表為什麼不是.ASC格式，我導出來的是.NET格式

這個不是主要問題，你要是在導出的時候選擇的格式是orpads2k或者orpadspcb，那麼你可以直接把這個文件改後綴，變成asc文件就可以導入了。

⑤ EXCEL表格打開後，即使不編輯，在關閉的時候都提示要不要保存對文件的更改，不知道什麼原因，請各位指點

那是你沒有設置自動保存時間的原因。在——工具——選項——保存 里就可以看到

⑥ orcad cis 在生成網表時報錯，錯誤如圖。我看了下是說什麼路徑不能更新數據。請問該怎麼解決。怎麼修改

你可以試試，把文件放到安裝目錄下，我之前也發生過著這種情況，後來把文件放到安裝目錄下後就好了，但是不是絕對的，因為其他的原理圖沒事，或許還是你的圖那裡不對吧！

⑦ 導出Excel表格變成.tmp文件，怎麼解決啊別跟我說改後綴啥的，試過了，打開沒用，是損壞文件

能想到的就只有將後綴後修改為原來的，就是你加密軟體加密後的擴展名。
然後重新使用加密軟體解密。

⑧ 網路表有何用途，如何生成及載入網路表文件

<<1>>網路表是電路圖和PCB之間的連接橋梁，是生成PCB文件的基本依據。

<<2>>Protel電路圖生成的PCB在計算機看起來是完全正確的，但是很可能不滿足我們的需要。換句話說就是，在你看來沒有問題的SCH文件，生成的NET很可能不是我們需要的，有時候，看起來連接的元件，在PCB裡面卻沒有連接，甚至丟失元件或封裝。所以有必要了解網路表文件的結構，並能手工修改簡單的參數。

<<3>>網路表的結構：
下面是一個簡單的Protel99SE的網路表的例子。
[
C1
RB.2/.4
22

]
[
C2
RAD0.2
0.1

]
[
C3
RB.2/.4
100

]
[
D1
DIODE0.4
LED5PR

]
[
JP1
HDR1X2
HEADER 2

]
[
R1
AXIAL0.4
820K

]
[
R2
AXIAL0.4
100

]
[
R3
AXIAL0.4
220K

]
[
U1
DIP-8
NE555D(8)

]
(
NetC1_2
C1-2
C2-2
C3-2
D1-K
JP1-2
U1-1
)
(
NetC2_1
C2-1
U1-5
)
(
NetR1_1
C3-1
JP1-1
R1-1
U1-4
U1-8
)
(
NetR1_2
R1-2
R3-1
U1-7
)
(
NetR2_2
D1-A
R2-2
)
(
NetR3_2
C1-1
R3-2
U1-2
U1-6
)
(
NetU1_3
R2-1
U1-3
)
從結構上看，網路表分為兩部分，前面部分是元件說明部分，後面部分是網路構建部分。
例如：
[
C1
RB.2/.4
22

]
是說元件C1，封裝是RB.2/.4，說明是22，我這里是用說明標注容量用，既22微法。「]」前的三個空行是系統默認的。
在網路構建部分，是如下格式：
(
NetC1_2
C1-2
C2-2
C3-2
D1-K
JP1-2
U1-1
)
他說明了構建了網路NetC1_2（其實就是用元件C1的2號焊盤作為網路標號）。該網路包含的焊盤是C1-2、C2-2……U1-1。

<<4>>使用Protel99SE時常見的網路表「事故」及對策。
由於存在BUG，Protel99在正常操作下都有可能在NET文件上出錯，主要表現在以下幾個方面：

1.丟失元件
原因：在SCH文件中，元件沒有寫封裝或者沒有分配流水號。

對策：檢查對應的元件是否沒有寫封裝或者沒有分配流水號。

2.封裝報錯
原因：分兩種，其一是Footpoint Not Found，主要是寫錯了元件封裝或者是在PCB環境下沒有載入該封裝所在的庫。其二是在Load NET時候報告Nod Not Found，這是由於SCH文件的管腳編號和封裝文件的焊盤標號沒有對應，舉個例子，在默認的SCH庫和PCB庫中，二極體（DIODE）的管腳標號和焊盤標號分別是「1」、「2」和「A」、「K」，這樣在載入的時候，Protel就找不到該結點。

對策：核對該元件引腳標號和封裝的焊盤標號是否相匹配，察看電路圖元件的引腳標號方法是：元件上雙擊——選中Hidden Pin…復選框，標號就顯示出來了。在PCB里，焊盤的標號可以放置一個元件在空白的PCB文件上，放大，標號就寫在焊盤中心，或者雙擊焊盤，在其屬性里也可以看見。

請記住一個基本觀點：Protel99隻認識網路標號，他所做的核心工作僅僅是將元件管腳和對應的焊盤連接在相
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
應的網路，其他什麼都不管！
^^^^^^^^^^^^^^^^^^^^^^^^
3.丟失連接
原因：SCH文件中的連線交叉點畫在了元件引腳的末端，這是Protel的一個BUG，當交叉點，甚至包括網路標號「Net Lab」放在元件引腳的末端的時候，可能造成不可靠的連接。

對策：在話交叉點的時候，在元件腳的上面再畫一格的引腳，既「-*-」的樣子，左邊的是導線右邊的是元件引腳，和一根豎直（文本上畫起來不方便，沒畫）的導線做十字交叉連接。對網路標號，特別是匯流排也可以這樣處理，將網路標號吸附在該段延長的導線上。

<<5>>Update PCB中出現的BUG及對策
雖然Protel99提供了Update PCB功能，使得我們在設計上得到了一點方便，但是該功能是經常出錯的，表現在如下幾點：

1.在Update PCB後，錯誤刪除了部分網路、焊盤或元件。
對策：在Update前，預覽其改動「Preview Change」，將報告中沒有必要修改的項目（不報錯的項目）刪除，這種情況最常見是在PCB裡面用焊盤做了飛線，或者手動修改了某些焊盤的網路屬性（比如想用空腳做跳線，其網路為「No NET」）。

2.添加元件，修改了封裝或者流水號後用Update始終沒辦法反映到PCB文件上。
這是PROTEL的另外一個BUG，實在不行，可以手動書寫網路表，重新裝載，當然，這僅僅是在PCB文件不復雜的時候，如果文件復雜，就在PCB裡面直接添加元件，再雙擊其焊盤，修改網路屬性，讓其連接到正確的網路就可以了。

綜上，Update PCB並不是十分可靠，應該盡量避免使用，實在要使用的時候，應該先保存文件，再做修改，修改實在不行可以不存檔。

<<6>>網路表對比
在我們做好PCB後，可以用網路表檢查功能核對我們生成的PCB網路和SCH上的網路是不是一樣，方法如下：
1.從PCB生成網路表：在PCB環境下，用design-netlist manager在彈出的窗口中選擇menu菜單-export netlist from PCB，就可以得到從PCB生成的網路表。

2.比較網路表，還是在上面的窗口下，menu菜單裡面選擇compare netlists，按照提示，裝進兩個要比較的網路表（比如從SCH生成的和從PCB生成的）就可以了。

⑨ cadence 生成網表文件時提示出錯，怎麼解決

你還要確認電路是否有錯誤或者修改沒有保存，要每一層都檢查，把這個網上拖拖會有錯誤提示

⑩ Orcad capture原理圖導網表的時候的錯誤提示！

我這有一個板子的原理圖，現在想把封裝和網表導入到allegro里，但是總是導...首先在Allegro里建立一個xxx.brd的PCB文件。在capture中選擇你的項目名稱：...