① 用VHDL語言是不是寫好代碼後，會自動生成相應的硬體啊
不了解硬體原理，是寫不好VHDL描述的。
② 問什麼我的VHDL程序中會出現WORK庫找不到呢懇請大俠指教 謝謝
是你自己定義的程序包沒有進行聲明。自己定義的程序包就在WORK這個庫中。不曉得為什麼你有兩個package.而且名字還是一樣的。可能是我不知道。但如果是一個package的話，在主程序前面加上：library work;use work.myuse.all;再加上你其他庫函數的定義就可以了。
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
PACKAGE myuse IS
procere jfq(din1,din2: in integer range 0 to 31;
dout : out integer range 0 to 31);
END myuse ;
package body myuse is
procere jfq(din1,din2: in integer range 0 to 31;
variable dout : out integer range 0 to 31) is
begin
dout := din1 + din2;
end jfq;
end myuse ;
library work;
use work.myuse.all;
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE work.myuse.ALL;
ENTITY call IS
PORT(
d1,d2: IN integer range 0 to 31;
fout : OUT integer range 0 to 31);
END call ;
ARCHITECTURE a OF call IS
BEGIN
process_label:
PROCESS (d1,d2)
VARIABLE fo : integer range 0 to 31;
BEGIN
jfq(d1,d2,fo);
fout <= fo;
END PROCESS process_label;
END a;
上面的程序如果沒有錯的話，就不會出現報沒有庫的錯誤了。祝你好運~~
不好意思，這個我就不曉得了。我用的是ISE。用自己寫的庫就是這樣聲明的。
③ 計算機硬體描述語言(VHDL)與編程語言（C語言）的區別及關系，
首先說VHDL：它是描述電路的計算機工具，早期的CPLD等器件是基於與-或陣列的，更容易說明這點，VHDL是描述電路行為的，當下載到器件後，它就是具體的電路，這個電路全由與-或陣列組成。後期的FPGA也一樣，只是它是基於查找表的。再說C語言：我們可以認為它是用於控制特定電路的工作。我們都知道可以C編程的控制器都有程序存儲器，它裡面就存放了C編譯後的二進制代碼。而VHDL里下載後根本就不需要這個存放程序的地方。
④ 我寫了個VHDL程序，硬體測試不合要求，哪位大神給修改下
第1句中if rst='1' then a:=0;b:=0;c:=0;d:=0;
elsif clk1 ='1' then
if a<9 then a:=a+1;
else a:=0;
............
⑤ VHDL是什麼
VHDL全名Very-High-Speed Integrated Circuit HardwareDescription Language,誕生於1982年。1987年底，VHDL被IEEE和美國國防部確認為標准硬體描述語言 。自IEEE-1076（簡稱87版)之後，各EDA公司相繼推出自己的VHDL設計環境，或宣布自己的設計工具可以和VHDL介面。1993年，IEEE對VHDL進行了修訂，從更高的抽象層次和系統描述能力上擴展VHDL的內容，公布了新版本的VHDL，即IEEE標準的1076-1993版本，簡稱93版。VHDL和Verilog作為IEEE的工業標准硬體描述語言，得到眾多EDA公司支持，在電子工程領域，已成為事實上的通用硬體描述語言。
⑥ VHDL中用的軟體是什麼工具硬體是什麼工具
VHDL是硬體描述語言，是EDA（電子設計自動化）技術中用於設計PLD(可編程邏輯器件)的設計描述工具之一。軟體是指PLD的開發工具，硬體是指使用的PLD器件。根據所選用的可編程邏輯器件生產廠家的不同，PLD的開發工具也是不同的。VHDL是國際標准硬體描述語言，可以用於各PLD廠商的開發平台上。
⑦ VHDL中的變數經綜合會對應什麼硬體
NO.在硬體設計中即RTL設計中,是不允許用變數的,因為變數是綜合不了實際電路的,
那麼變數用在什麼地方呢?主要是用在TESTBENCH中.
你學VHDL語法想到這個層面真的很不錯!!! :)
一般的人學完後寫程序,滿篇都是變數..看得我真想殺人!!
一個正確的設計一般不會帶變數,反正我設計了這么多年,不管國內我見過的工程師還是國外的,裡面都不會用變數來寫RTL,因為在設計中,如果能知道電路圖,再用VHDL去描述他的時候,SIGNAL目前能解決我碰到的所有問題.D觸發器就是一個輸入輸出而已,搞不懂為什麼還要在中間定義一個變數,的確非常怪...
就是能燒進去又有什麼用..關鍵要知道自己的設計倒底是綜合成什麼電路,,,光燒進去有什麼用?根據上一位仁兄的發言估計在某些情況下能燒的(反正我沒有碰到過這種情況),如果一味的強調成這個問題,而不想想自己的設計的問題,那這個設計,自己還沒有完全理解...
⑧ VHDL與硬體設計基礎
我發現一本書特別適合你的，就是清華大學出版社出版的一本《數字電路與邏輯設計》，你去書店找一下，好像書皮是深藍色的。那本書前半部分是講數字電路的，後半部分是講VHDL語言的。我個人認為是最適合你的了，如果我是你的話，我會用那本書的。
⑨ VHDL硬體描述語言和匯編語言有什麼關系嗎
做單片機方面，匯編語言是必學的，雖然單片機編程所用的大部分是C語言！
VhdL語言是針對FPGA和CPLD的硬體描述語言，兩者沒多大共同點，是針對兩個不同領域的語言！
學習單片機後，你可以往ARM和DSP方向發展!現在電子的一個大方向
你也可以單獨學習VHDL，將FPGA學懂，那麼你就是兼顧電子兩大類的最尖端人才了！
